全球半導(dǎo)體行業(yè)迎來重大技術(shù)突破——博通公司宣布，其基于3.5D超大尺寸系統(tǒng)級(jí)封裝（XDSiP）平臺(tái)的2納米定制計(jì)算SoC已正式向富士通交付。這款采用模塊化多維堆疊設(shè)計(jì)的芯片平臺(tái)，通過融合2.5D封裝技術(shù)與面對(duì)面（F2F）3D集成電路集成工藝，實(shí)現(xiàn)了信號(hào)密度與能效的雙重飛躍，為千兆瓦級(jí)人工智能集群提供了關(guān)鍵算力支撐。

據(jù)技術(shù)細(xì)節(jié)披露，富士通即將發(fā)布的Monaka數(shù)據(jù)中心處理器采用博通3.5D XDSiP平臺(tái)與臺(tái)積電CoWoS-L封裝技術(shù)的結(jié)合方案。該處理器集成4個(gè)計(jì)算模塊，每個(gè)模塊搭載36個(gè)基于Armv9指令集的CPU核心，總計(jì)144個(gè)核心均采用臺(tái)積電2納米制程制造。其創(chuàng)新性的混合銅鍵合（HCB）技術(shù)將計(jì)算核心以F2F方式堆疊在5納米工藝制造的SRAM緩存模塊上，配合集成內(nèi)存控制器、PCIe 6.0通道及CXL 3.0接口的I/O芯片，形成緊湊高效的三維架構(gòu)。

博通ASIC產(chǎn)品部負(fù)責(zé)人指出，3.5D XDSiP平臺(tái)的核心優(yōu)勢在于支持計(jì)算、內(nèi)存和網(wǎng)絡(luò)I/O的獨(dú)立擴(kuò)展。這種模塊化設(shè)計(jì)使客戶能夠在有限空間內(nèi)實(shí)現(xiàn)大規(guī)模并行計(jì)算，同時(shí)將功耗控制在行業(yè)領(lǐng)先水平。自2024年推出該平臺(tái)以來，博通持續(xù)優(yōu)化其功能，為2026年下半年面向更廣泛客戶群的XPU交付做好準(zhǔn)備。

富士通技術(shù)團(tuán)隊(duì)評(píng)價(jià)稱，這項(xiàng)技術(shù)突破標(biāo)志著半導(dǎo)體集成領(lǐng)域進(jìn)入新紀(jì)元。通過將2納米制程與3D集成工藝相結(jié)合，Monaka處理器在計(jì)算密度和能效方面達(dá)到前所未有的水平，為高性能計(jì)算和人工智能應(yīng)用提供了關(guān)鍵基礎(chǔ)設(shè)施。雙方戰(zhàn)略合作伙伴關(guān)系將推動(dòng)構(gòu)建更具擴(kuò)展性和可持續(xù)性的AI生態(tài)系統(tǒng)。

行業(yè)分析人士認(rèn)為，博通與富士通的合作展現(xiàn)了先進(jìn)封裝技術(shù)在摩爾定律放緩背景下的戰(zhàn)略價(jià)值。3.5D XDSiP平臺(tái)通過垂直整合不同工藝節(jié)點(diǎn)的芯片模塊，有效提升了系統(tǒng)級(jí)性能，這種技術(shù)路徑可能成為未來高端處理器的主流設(shè)計(jì)方案。