科技領(lǐng)域近日迎來重大突破，英特爾在高性能計(jì)算（HPC）與人工智能（AI）數(shù)據(jù)中心領(lǐng)域，展示其在大規(guī)模芯片封裝技術(shù)上的全新成果。這一技術(shù)能夠突破傳統(tǒng)光罩尺寸限制，構(gòu)建出面積超過常規(guī)12倍的巨型芯片，為未來算力發(fā)展開辟新路徑。

傳統(tǒng)芯片制造受限于光罩極限，即光刻機(jī)單次曝光的最大面積。英特爾此次通過拼接技術(shù)，成功突破這一瓶頸，為制造更大規(guī)模的芯片提供了可能。為應(yīng)對(duì)未來算力需求，英特爾設(shè)計(jì)了兩種極具前瞻性的概念架構(gòu)：一種集成4個(gè)計(jì)算模塊與12個(gè)高帶寬內(nèi)存（HBM）位點(diǎn)；另一種則更為激進(jìn)，集成了16個(gè)計(jì)算模塊與24個(gè)HBM位點(diǎn)，展現(xiàn)出其在芯片設(shè)計(jì)上的強(qiáng)大實(shí)力。

這一封裝方案采用精密的3D堆疊結(jié)構(gòu)，底層基礎(chǔ)晶圓（Base Die）采用Intel 18A-PT工藝制造。該工藝引入背面供電技術(shù)，將供電線路從正面轉(zhuǎn)移至背面，有效提升了邏輯密度與電源穩(wěn)定性。這一創(chuàng)新設(shè)計(jì)如同將房屋電線埋于地下，為地面房間（晶體管）騰出更多空間傳輸數(shù)據(jù)，從而優(yōu)化芯片性能。

基礎(chǔ)晶圓內(nèi)集成了大量靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）緩存，其設(shè)計(jì)思路與“Clearwater Forest”處理器相似。后者采用18A工藝節(jié)點(diǎn)制造，三單元基片方案中集成了576 MB的L3緩存。由此可推測(cè)，Intel 18A-PT工藝將進(jìn)一步優(yōu)化并增加未來芯片中的SRAM數(shù)量，提升數(shù)據(jù)處理效率。

在基礎(chǔ)晶圓之上，是主計(jì)算模塊（Tile），采用Intel 14A或14A-E工藝制造，包含AI引擎或CPU核心。兩者通過Foveros Direct 3D技術(shù)進(jìn)行垂直互連，利用混合鍵合技術(shù)實(shí)現(xiàn)了極小間距的高速通信，確保數(shù)據(jù)在芯片內(nèi)部高效傳輸。

為解決多芯片間的通信瓶頸，英特爾部署了下一代嵌入式多芯片互連橋接技術(shù)（EMIB-T）。該技術(shù)引入硅通孔（TSV），如同在芯片之間修建了一座“高速立體高架橋”，不僅支持水平連接，還能通過硅通孔進(jìn)行垂直連接，大幅提升了帶寬并支持更大規(guī)模的模塊集成。

在存儲(chǔ)方面，這一封裝方案展現(xiàn)出極高的兼容性，支持HBM3、HBM4乃至未來的HBM5標(biāo)準(zhǔn)。頂層芯片設(shè)計(jì)可容納多達(dá)24個(gè)HBM位點(diǎn)，或集成48個(gè)低功耗雙倍數(shù)據(jù)速率5x（LPDDR5x）控制器。這種極高的內(nèi)存密度，將為處理大規(guī)模AI模型和數(shù)據(jù)中心工作負(fù)載提供關(guān)鍵支撐，滿足未來數(shù)據(jù)爆炸式增長(zhǎng)的需求。

此次技術(shù)展示不僅是英特爾工程能力的體現(xiàn)，更是其代工服務(wù)（Intel Foundry）爭(zhēng)取外部客戶的重要信號(hào)。雖然18A節(jié)點(diǎn)主要用于英特爾自家產(chǎn)品，但14A節(jié)點(diǎn)被明確設(shè)計(jì)為面向第三方客戶的開放工藝。英特爾正通過展示這一高度可擴(kuò)展的封裝生態(tài)系統(tǒng)，試圖證明其在制造和封裝領(lǐng)域的領(lǐng)先地位，以期在經(jīng)歷項(xiàng)目挫折后，憑借未來產(chǎn)品及代工訂單重回行業(yè)巔峰。